RISC-V

实在不知道该怎么考了。总不能让你现场设计一个出来吧。

概述

RISC即 精简指令集计算机(Reduced Instruction Set Computer) 的缩写。它是一种 20 世纪 80 年代才出现的 CPU。与传统的CISC CPU相比不仅只是简化了指令系统，而且还通过简化指令系统使计算机的结构更加简单合理，从而提高了运算速度。

RISC-V由加州大学伯克利分校2010年开发，作为开放的ISA，现由RISC-V基金会管理 (riscv.org)。

寄存器和存储器

  • 寄存器的访问速度比内存快
  • 对内存数据进行操作需要加载和存储
    • 需要执行更多的指令
  • 编译器必须尽可能多地使用寄存器中的变量
    • 只有不常用的变量才会溢出到内存中。
    • 寄存器优化很重要!

RISC-V示例代码

实在不知道讲什么了。作业是把书上的范例代码进行修改。把代码放出来吧。

我肯定不会放在这里。代码已上传至GitHub。

话说网上好像有答案，但是里面也有错：

第?章 RISC-CPU 简介

注意点

  1. clk_gen需要进行2、4分频，虽然用不到。题目中的clk1和clk是两个信号，所有的子模块连接的其实都是clk1。clk1是clk反相。

  2. 书上的模块连接图是错的。应参考PDF内的图片：