数字CMOS集成电路复习笔记：第二篇

理想反相器

理想反相器应当有什么特性？

• 近似为无穷大的输入阻抗（栅极输入）
• 近似为0的输出阻抗（电压输出信号不失真）
• 无穷大的扇出（驱动能力无穷大）
• 高电平噪声容限与低电平噪声容限均为电压的一半（抗噪声效果好）

V_OH与V_OL

• V_IH = minimum HIGH input voltage
• V_IL = maximum LOW input voltage
• V_OH= minimum HIGH output voltage
• V_OL = maximum LOW output voltage

噪声容限

当数字电路相互级连时，出于电路鲁棒性的考虑，0和1离得越大越好。噪声容限体现了电路的抗干扰能力。

电阻负载型反相器

[{"url":"https://webp.esing.dev/img/image-20240831002456496_20240831_0024.png","alt":"电阻负载型反相器结构"},{"url":"https://webp.esing.dev/img/image-20240831002521677_20240831_0025.png","alt":"工作区域"}]

加载更多

V_OH/V_OL

显然，当V_in=0V即晶体管关断时，V_out有最大值V_DD，则V_OH=V_DD。

对于V_OL，

$$V_{OL}=V_{DD}-V_{T0}+\frac{1}{k_nR_L}-\sqrt{(V_{DD}-V_{T0}+\frac{1}{k_nR_L})^2-\frac{2V_{DD}}{k_nR_L}}$$

V_IH/V_IL

$$\begin{aligned} V_{IL}&=V_{T0}+\frac 1 {k_nR_L},\\ V_{out}&=V_{DD}-\frac 1 {2k_nR_L} \\ \\ V_{IH}&=V_{T0}+\sqrt{\textcolor{red}{\frac{8}{3}} \sdot \frac{V_{DD}}{k_nR_L}}-\frac 1 {k_nR_L},\\ V_{out}&=\sqrt{\textcolor{red}{\frac{2}{3}}\sdot \frac{V_{DD}}{k_nR_L}} \end{aligned}$$

V_th

$$V_{th}=V_{T0}-\frac 1 {k_nR_L}+\sqrt{\left(V_{T0}-\frac 1 {k_nR_L}\right)^2+\frac{2V_{DD}}{k_nR_L}-V_{T0}^2}$$

如何记忆？

这两个都有一个V_T0，V_IH的值高一点，因此项数多，是V_T0加上根号后减去$\frac 1 {k_nR_L}$；V_IL的值低一点，因此项数少，只是$V_{IL}=V_{T0}+\frac 1 {k_nR_L}$。

对于V_th，前面和根号内都有一个$V_{T0}-\frac 1 {k_nR_L}$，根号内的要平方，后面减去两项即可。

注意到每个式子中都含有$\frac 1 {k_nR_L}$，可以看出，${k_nR_L}$越大，电阻负载型反相器越接近理想状态。但是也不能太大，否则会导致版图面积过大。同时也不能太小，否则静态功耗太大。需要在功耗和面积之间进行折中！

MOS晶体管负载型反相器

优点：

1. VTC曲线过渡期更加陡峭，噪声容限更好
2. 单电源供电
3. 版图面积较小

Vin	Vout	NMOS工作区	PMOS工作区
VOL	VOH	截止	线性
VIL	≈VOH	饱和
VIH	较小	线性	饱和
VOH	VOL

V_OH/V_OL

显然，当V_in=0V即晶体管关断时，V_out有最大值V_DD，则V_OH=V_DD。对于V_OL，

$$V_{OL}=V_{DD}-V_{T0,n}-\sqrt{\big(V_{DD}-V_{T0,n}\big)^2-\textcolor{red}{\frac{k_p}{k_n}}\big({V_{DD}-|V_{T0,p}|\big)^2}}$$

若换成短沟道器件，将$\frac{k_p}{k_n}$项后面的内容更换为$E_{C,p}L_p\dfrac{\big(V_{DD}-|{V_{T0p}|}\big)^2}{\big(V_{DD}-|{V_{T0p}|}\big)+E_{Cp}L_p}$即可。

V_IH/V_IL

对于V_IH，$V_{IH}=V_{T0,n}+2V_{out}$，带入电流公式中解出即可。

对于V_IL，$V_{IL}=V_{T0,n}+\frac{k_p}{k_n}(V_{out}-|{V_{T0,p}}|)$，带入电流公式中解出即可。

这两个相对来说好记一点。

同样都有一个V_T0,n，V_IH值大一点，因此要加上2V_out；V_IL值小一点，因此是加上(V_out-|V_T0,p|)与kn/kp的积。

CMOS反相器

相比前面两种反相器，CMOS反相器具有以下优点：

• 电压摆幅可达V_DD，使得噪声容限高
• CMOS反相器为无比逻辑
• 有一个晶体管始终导通，使得输出阻抗低
• 输入端为MOSFET栅极，使得输入阻抗高，只有电容，稳态扇出可达无穷大
• 无静态功耗

无比逻辑：输出电压V_out的值与器件的尺寸无关。CMOS反相器的V_OH=V_DD，V_OL=0，因此为无比逻辑。对于前面两种反相器，V_OH与V_OL均和器件尺寸有关，因此为有比逻辑。

V_OH/V_OL

显然V_OH=V_DD，V_OL=0。

V_IH/V_IL

对于V_IH，$V_{IH}=\dfrac{V_{DD}-\big|{V_{T0,p}}\big|+\textcolor{red}{\frac{k_n}{k_p}}(2V_{out}+V_{T0,n})}{1+\textcolor{red}{\frac{k_n}{k_p}}}$，带入电流公式中解出即可。

对于V_IL，$V_{IL}=\dfrac{-V_{DD}-\big|{V_{T0,p}}\big|+2V_{out}+\textcolor{red}{\frac{k_n}{k_p}}V_{T0,n}}{1+\textcolor{red}{\frac{k_n}{k_p}}}$，带入电流公式中解出即可。

这两个看起来比较复杂，实际上比上面的那些还好记。

分子一样，都是$1+\frac{k_n}{k_p}$.

对于分母，都有一个$-\big|{V_{T0,p}}\big|$；V_IH的值大一点，因此$\frac{k_n}{k_p}$乘上的东西多一点，是$2V_{out}+V_{T0,n}$，而且前面要加上一个$V_{DD}$，变得更大；V_IL的值小一点，因此$\frac{k_n}{k_p}$乘上的东西少一点，是$V_{T0,n}$，而且前面要减去一个$V_{DD}$，变得更小。

V_th

长沟道：

$$\begin{aligned} V_{th}&=\frac{V_{T0,n}+\sqrt{\frac{1}{k_R}}(V_{DD}-|{V_{T0,p}}|)}{1+\sqrt{\frac{1}{k_R}}}\\ k_R&=\frac{k_n}{k_p} \end{aligned}$$

短沟道：

$$\begin{aligned} V_{th}&=\frac{V_{T0,n}+\sqrt{\kappa}(V_{DD}-|{V_{T0,p}}|)}{1+\sqrt{\kappa}}\\ \kappa&\cong\dfrac{\dfrac{W_p}{E_{c,p}L_p}}{\dfrac{W_n}{E_{c,n}L_n}}\\\\ &=\dfrac{W_pE_{c,n}L_n}{W_nE_{c,p}L_p}\\ \end{aligned}$$

由结果可以看出：V_th与V_out无关。当 V_in=V_th 时，V_out可以为VTC曲线上垂直线处的任何一个值。这是忽略沟道长度调制效应的结果！

若不忽略沟道长度调制效应，实际上C区（即NMOS与PMOS均饱和的区域）会非常陡峭，使得V_in=V_th时，V_out为定值。

对称性

如果要求V_th=V_DD/2，且工艺中使$V_{T0,n}=|V_{T0,p}|$，则使得$k_R=1$即可保证对称性。

此时高电平噪声容限与低电平噪声容限相同。

电压下降的利与弊

V_DD减小导致电压摆幅减小，NM减小、噪声减小，但是信噪比下降。

同时，电压下降也会导致速度下降（下一章内容）

降低V_DD使得过渡区变陡峭，但是在很低的V_DD下情况会恶化！