Esing的小站

前言 作为重度Vscode依赖症患者，肯定啥都想拿Vscode写。这学期整了数字系统设计这门课写Verilog，于是折腾了一下三天配好环境。 配置 VScode部分 安装必要插件 安装好下列插件，即可享受最低限度的代码补全/高亮： 对于格式化代码，需要按照自己喜好进行设置，在最后一个插件的设置内有相关项。推荐使用 Verible-verilog-formatter。自行去GitHub下载好二进制文件，设置path即可（或是在插件内手动指定路径） Google Verible 参数文档 1234567891011121314151617181920212223242526272829303132333435363738394041424344用法:verible-verilog-format [选项] <文件> [<文件...>] 要从stdin中传输,请使用'-'作为<文件>。从common/formatting/basic_format_style_init.cc获取的标志:--column_limit(格式化时要保持在其下的 ...

第零章、前言 本文章为第三方撰写，仅用作教学参考，与课程安排无关。 因盲目 「参考」 本文内容而导致被评判为 「抄袭」 的，本人概不负责。 本文的设计工艺及设计思路可能过时，具体要求以 《数字集成电路专题实验指导书》 为准。 初次接触这门实验课，第一印象便是：引导呢？你宛如在玩一款没有新手教学的 「开放世界冒险游戏」 ，要通过摸索与尝试，宛如搭积木一样，从版图层向上构建，完成一整个芯片的设计。实验的过程无比，无比煎熬。我仿佛在做一场醒不来的噩梦，梦里全都是导不通的管子和缩不了的延时。 让我想到了一款游戏：SHENZHEN I/O 因此，在梦醒之后，我写了一点自己的感想，想着给后面的学弟学妹一点参考。实验的本意是好的，只是学生操作的时候出了点问题。 本文所设计的芯片为SN74LVC112A（后文以112A）代称。 第壹章、上手 原理图及原理简析 从真值表可以知道，这是个下降沿触发的JK触发器。 那两个长条子是什么？？？ 这就是这个JK触发器的核心：内部延时器，让信号通过四输入与非门之后有一定的时延。可以近似认为，在时延之后，JK触发器的下一个状态，四输入与非门的输出仍保持不 ...

实验本意是好的，只是学生操作的时候出了点问题 关键代码 123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143;;;;;;;;;;;;;;;;;;;;;;;;;;; n1-dvs.cmd ;;;;;;;;;;;;;;;;;;;;;;(sde:clear)(sde:set-process-up-direction "+z")(sdegeo:set-default-boolean " ...

【物联网】了解SPI通信：串行外设接口的基本工作原理，51、stm32实现SPI_spi接口通信-CSDN博客

万恶的百度文库早就开始禁止用户复制了，去你吗的。 在【油猴开发指南】实战破解Vue百度文库复制 - 吾爱破解 的帖子回复中看到了一个极为简单的破解百度文库复制的方法： 直接在控制台输入document.querySelector('.header-wrapper').__vue__.$store.state.vipInfo.isVip=true就可以了

PN结 静电特性&理想二极管方程 击穿 pn结反向电压超过某个特定值后，反向电流会突然急速增大，这一现象叫pn结电击穿。 发生电击穿时的反向偏压VBR叫击穿电压。VBR是pn结反向能够承受的最大电压。 pn结电击穿不是破坏性的，即电击穿是一个可逆过程。击穿电压与pn结的结构以及掺杂分布有明确的关系，是可以预测的。 pn结电击穿是一种强电场效应，其物理机制有两种，一是雪崩击穿，二是齐纳击穿。 雪崩倍增 碰撞电离产生的载流子以及原有的载流子，在强电场的作用下重新获得足够高能量，继续通过碰撞再次产生电子-空穴对，载流子的这种增加过程称为倍增，持续的倍增称为雪崩倍增。雪崩倍增会导致载流子数目急剧增加。 发生雪崩倍增的条件： 一是电场足够强，产生碰撞电离； 二是高电场区要有一定的宽度。 外延层厚度W小鱼击穿所需要的耗尽层宽度时击穿电压和外延层厚度有关。 提高雪崩击穿电压的方法： 降低结两边的掺杂浓度, 特别是低掺杂一侧的杂质浓度； 深结（增大曲率半径, 减小边角电场）； 采用结终端技术（目的是降低结的曲率效应）； 降低表面电荷（表面钝化）。 齐纳击穿 本质上是量子力学中 ...

Edge下大文件太慢了，想都不用想肯定是因为单线程下载的问题。 搜了下，Chromium内核是有多线程下载的功能的，但是需要手动开启。 话不多说直接开始~ 准备 Chromium内核的浏览器(Chrome/Edge之类的均可) 步骤 打开浏览器 地址栏输入chrome://flags/#enable-parallel-downloading，将Parallel downloading设置为Enable 享受多线程的高速下载吧~ 参考资料 使用Chrome浏览器的都过来瞧瞧，99%的MJJ都不知道的Chrome下载设置 (nodeseek.com) 后记 其实很久没用过自带下载器了，我都是用的IDM

总体来说，这课还是很水的。

工艺集成 金属化与多层互连 金属化材料可分为三大类: 互连材料 接触材料 MOSFET栅电极材料 布线技术 电迁移现象：在大电流密度作用下金属化引线的质量输运现象。 金属化引线的电迁移现象，在负极附近易形成空洞,正极附近易形成小丘。 多层互联 双大马士革法 [{"url":"https://webp.esing.dev/img/ch12工艺集成%20-%200027_2023-6-1_0931_jkkj6xw4re.png","alt":""},{"url":"https://webp.esing.dev/img/ch12工艺集成%20-%200028_2023-6-1_0931_cjqljg0liq.png","alt":""},{"url":"https://webp.esing.dev/img/ch12工艺集成%20-%200029_2023-6-1_0931_ibiwfdvd33.png","alt":""},{"url":"https://webp.esing.dev/img/ch12工艺集成%20-%200030_2023-6-1_0931_s ...

刻蚀技术 概述 刻蚀是利用化学或者物理方法有选择地从硅片表面去除不需要的材料的过程。刻蚀的基本目标是在涂胶的硅片上正确地复制掩膜图形。因此，刻蚀过程中光刻胶层起着有效保护下面的膜层不受浸蚀的作用。 理想刻蚀的特点 各向异性刻蚀,即只有垂直刻蚀,没有横向钻蚀。这样才能保证精确地在被刻蚀的薄膜上复制出与抗蚀剂上完全一致的几何图形； 良好的刻蚀选择性，即对作为掩膜的抗蚀剂和处于其下的另一层薄膜或材料的刻蚀速率都比被刻蚀薄膜的刻蚀速率小得多，以保证刻蚀过程中抗蚀剂掩蔽的有效性，不致因为过刻蚀而损坏薄膜下面的其他材料； 加工批量大，控制容易,成本低，对环境污染少，适用于工业生产。 湿法刻蚀 湿法刻蚀是化学腐蚀，晶片放在腐蚀液中（或喷淋），通过化学反应去除窗口薄膜，得到晶片表面薄膜图形。 三个基本步骤： 反应物质扩散到被刻蚀薄膜的表面。 反应物与被刻蚀薄膜反应。 反应后的产物从刻蚀表面扩散到溶液中，并随溶液排出。在这三个步骤中，一般进行最慢的是反应物与被刻蚀薄膜反应的步骤，也就是说，步骤的进行速率即是刻蚀速率。 优点：对特定薄膜材料的刻蚀速率远远大于对其他材料的刻蚀速率，从而提高刻蚀的选 ...