Esing的小站

逻辑信号与各种各样的门 对于数字信号，我们通常设定一个阈值。低于阈值的认为是0，高于阈值的认为是1。 技术 0 1 CMOS 0-1.5V 3.5-5.0V TTL 0-0.8V 2.0-5.0V TTL逻辑门 CMOS逻辑门已经很熟悉了，今天来点大家想看的东西啊。 这是怎么工作的？ 输入端至少有一个接低电平。A端发射结导通，VB1=1V，其它发射结均因反偏而截止，T2与T5截止，则VC2=5V。若认为VBE=0.7V，输出高电平为5-0.7-0.7=3.6V。 CMOS 逻辑门电路和 TTL 逻辑门电路二者相比有何区别？ 答案早期的 CMOS 与 TTL 逻辑门相比，CMOS 速度慢、功耗低，而 TTL 主要是速度快，但功耗大。 后来随着制造工艺的不断改进，CMOS 电路的集成度、工作速度、功耗和抗干扰能力远优于 TTL。 组合逻辑 一些常见的定理 一致性定理 (X+Y)(X'+Z)(Y+Z)=(X+Y)(X'+Z)被称为一致性定理，YZ称为XY项与X'Z项的一致项。 证明也比较简单：若YZ为1，则Y与Z都为1，且XY或X'Z必有一个为1。已知YZ项是多余 ...

第四章 半导体的导电性 迁移率 答案单位电场强度下载流子的平均漂移速度，其大小为载流子漂移速度与电场强度的比值，代表了载流子导电能力的大小。 电离杂质散射 答案电离施主或电离受主附近形成一个库伦势场，这一势场局部破坏了杂质附近的周期性势场，当载流子运动到电离杂质附近时，使其运动速度与方向均发生改变，即为电离杂质散射。 晶格振动散射 答案一定温度下，晶体中原子都各自在其平衡位置附近做微小振动。载流子在半导体中运动时，会不断地与这些热振动着的晶格原子发生碰撞，这种由于晶格热振动的碰撞使载流子的运动速度与方向均发生改变的现象就是晶格振动散射。 晶格振动散射包括光学波散射和声学波散射。 等能谷散射 答案以硅为例，其导带具有极值能量相同的六个旋转椭球等能面，载流子在这些能谷中分布相同，这些能谷即等能谷。电子在这些多能谷半导体中从一个极值附近散射到另一个极值附近的散射，叫等能谷散射。 位错散射 答案以n型硅为例，位错线俘获电子，成为一串负电中心。周围形成带正电的圆柱形电荷区，内部存在的电场就是引起载流子散射的附加势场。 平均自由程 答案半导体中的载流子连续两次散射 ...

“你认为Beatles为什么要歌唱‘当我64岁的时候’？” 进位计数制 十进制、十六进制、二进制互转应该已经烂熟于心了。 什么是编码、什么又是译码？ 特定的二进制数码称为代码。 以一定的规则编制代码，用以表示十进制数值、字母、符号等的过程称为编码。 将代码还原成所表示的十进制数、字母、符号等的过程称为解码或译码。 小数点的转换方法 对于十进制小数，如何转换成二进制小数？ 将小数位乘以2，若大于1，则记为1，将其减去1；若小于1，则记为0。之后重复该循环就行。当然，不是所有小数都可以表示成有限位的二进制小数。 那对于三进制小数呢？比如(121.2)3使用二进制如何表示？ 负数的表示 负数也是很头疼的话题。反码、补码……学《大学计算机》的时候就被折磨过了。 补码 Complement Number System 十进制补码就是10's complement，二进制补码就是two's complement。这里着重讨论二进制补码。 对于二进制补码，最高有效位（MSB）为符号位。此时，MSB的权为-2n-1，可表示数的范围为−(2n−1),+(2n−1−1)-(2^{n-1}),+( ...

目录 第一篇 计数系统、进制转换与各种各样的编码方式 第二篇 数字电路初见

名词解释考的不少，会有很多概念解释。参考刘恩科的《半导体物理学》的习题详解。 第一章 半导体中的电子状态 单电子近似 答案假设每个电子在周期性排列且固定不动的原子核势场及其他电子的平均势场中运动，该势场是具有与晶格同周期的周期性势场。 金刚石结构 答案金刚石结构具有立方对称晶胞，由两个同类原子各自组成的面心立方晶胞沿体对角线互相位移 1/4 的空间对角线长度套构而成的，它们之间具有相同的夹角109°28' ，通过 4 个共价键组成正四面体结构。 极性半导体 答案极性半导体是结合的性质具有不同程度的离子性的共价性化合物半导体。 简约布里渊区 答案对于给定的晶体，利用倒格矢的定义，求出所对应的倒格子基矢，作所有倒格子基矢的垂直平分面，这些垂直平分面所围成完整的最小体积就是第一布里渊区，也为晶体倒格子点阵的魏格纳——塞兹原胞，又称简约布里渊区。 电子共有化运动 答案原子组成晶体后，由于电子壳层的交叠，电子不再完全局限在某一个原子上，可以由一个原子转移到相邻的原子上去，因而，电子将可以在整个晶体中运动。这种运动称为电子的共有化运动。 电子在晶体各个元胞对应点出现的 ...

异质结 两种不同的半导体材料结合在一起，组成的结称为异质结。因为是异质，所以两边材料不一样，是异！物！ 异质结由于成结的两种半导体材料具有不同的禁带宽度，而出现特殊的结区能带结构和特性。 分类 导电类型 按导电类型可分为： 反型异质结 (p)Ge-(n)GaAs (p)Ge-(n)Si (p)Si-(n)GaAs (p)Si-(n)ZnS 同型异质结 (n)Ge-(n)GaAs， (p)Ge-(p)GaAs (n)Ge-(n)Si (n)Si-(n)GaAs 界面过渡情况 按界面过渡情况可分为： 突变异质结（过渡发生于几个原子距离） 缓变异质结（过渡发生于几个扩散长度） 能带相对位置 按能带相对位置可分为： 跨隙型（I型）：半导体 A 的分别高于和低于半导体 B 的相应带 交错隙型（II 型）：半导体 A 的导带和价带高于半导体 B 的相应带 断隙型（III 型）：半导体 A 与半导体 B 带隙不重叠 异质结的能带图 不考虑界面态时的能带图 上图左为(n)Ge-(p)GaAs的突变反型异质结接触。电子由Ge一侧向GaAs一侧流动，而空穴由GaAs一侧向Ge一 ...

居然还要考pn结？！人麻了。 应当是第六章的内容，现加在后面。由于当时上课没学，自然也没有课件。使用复旦微蒋玉龙的半导体物理课件替代，并参考《半导体器件》的课件进行补充。 回顾 让我们想一想 半导体物理复习笔记：第四篇 和 半导体物理复习笔记：第五篇 中的内容： 结 以恋结缘 结是两种材料（至少有一种是半导体）之间的界面。不论是pn结还是异质结，都是结。金半接触也是一种结——肖特基结。 pn结的形成 在一块n型（或p型）半导体单晶上，用适当的工艺方法（如合金法、扩散法、生长法、离子注入法等）把p型（或n型）杂质掺入其中，使这块单晶的不同区域分别具有n型和p型的导电类型，在两者的交界面处就形成了pn结。常见的方法有合金法与扩散法。 合金法 把一小粒铝放在一块n型单晶硅片上，加热到一定的温度，形成铝硅的熔融体，然后降低温度，熔融体开始凝固，在n型硅片上形成一含有高浓度铝的p型硅薄层，它与n型硅衬底的交界面处即为pn结（这时称为铝硅合金结）。合金结也称为冶金结，其杂质分布突变，也称作单边突变结。对于上面的例子而言，是n型硅片上形成高浓度铝的p型硅薄层，记作p+n结。 扩散法 在n型 ...

开！将电机逆转吧！

MIS结构 半导体的表面状态对晶体管和半导体集成电路的参数和稳定性有很大影响。在某些情况下，往往不是半导体的体内效应，而是其表面效应支配着半导体器件的特性。例如MOS（ 金属一氧化物一半导体）器件、电荷耦合器件、表面发光器件等，就是利用半导体表面效应而制成的。 表面态 对于理想表面，表面层中原子排列对称性与体内原子完全相同，且表面不附着任何原子、其它分子和氧化膜。但 半导体物理复习笔记：第三篇 中提到：由于晶格的不完整性使势场的周期性受到破坏时，禁带中会产生附加能级。此外， 半导体物理复习笔记：第七篇 中也讲过表面态的影响。 设理想的一维晶体的势能函数： {V(x)=V0;x≤0V(x+a)=V(x);x≥0\begin{cases} V(x)=V_0;&x\leq0 \\ V(x+a)=V(x);&x\geq0 & \end{cases} {V(x)=V0​;V(x+a)=V(x);​x≤0x≥0​​ 电子在半无限周期势场中，波函数满足薛定谔方程： {−ℏ22m0d2ψdx2+V0ψ=Eψ(x⩽0)−ℏ22m0d2ψdx2+V(x)ψ=Eψ(x⩾0;V( ...

Even if humanity dies, the machines we have created will inherit our love and create the future.