Esing的小站

加法器 全加器 Full Adder FA 很简单，输入1bit的两个数以及前一级的进位，输出和与进位符： 123456789module f_add ( input a, input b, input cin, output sum, output cout); assign {cout, sum} = a + b + cin;endmodule 行波进位加法器 Ripple-Carry Adder RCA 我们把N个上面的全加器f_add首尾串联，便得到了一长串全加器链，它们的计算输入是N位，进位输入与输出均为1位。每次进行计算时，前一个的进位输出都会传进后一个的进位输入，看起来就像是进位在一整条全加器链上产生了波动，因此称其为“行波进位加法器”。 显然，行波进位加法器的优点是结构简单——只需串联就行，但缺点是延时太长。如上图所示，N个全加器串联后，总延时为tripple=N⋅tfat_{ripple} = N \cdot t_{fa}tripple​=N⋅tfa​，这是很致命的。 超前进位加法器 Carry-Look ...

前言 这门课可以当成是 数字系统设计 的进阶版，内容难了不少，不过老师还是一样的（笑） 目录 目录 第一篇 各种各样复杂的加法器与乘法器 第二篇 浮点数运算、时序乱乱，还有功耗 第三篇 RISC-V介绍与各种数据通路 第四篇 存储器相关 第五篇 总线、外设与调试 第六篇 应试相关

本文转载自删除某网盘附带的“智能看图” - Xzonn的小站，已取得原作者同意。未经许可禁止转载与商用。 前言 某网盘更新到 7.58 版本之后附带了一个“智能看图”软件，关联了一堆常见图片格式。看了一下路径，确定是百度网盘干的。 处理 目前该网盘里没有删除这个功能的设置，所以需要手动编辑一下注册表，先按 Ctrl + R 打开“运行”窗口，输入regedit并回车，打开注册表编辑器，然后删除以下项目： Ctrl+R打开“运行”窗口，输入regedit并回车，打开注册表编辑器，然后删除以下项目： 123HKEY_CLASSES_ROOT\BaiduNetdiskImageViewerAssociationsHKEY_CURRENT_USER\Software\Baidu\BaiduNetdiskImageViewerHKEY_CURRENT_USER\Software\RegisteredApplications\BaiduNetdiskImageViewer 程序目录位于该网盘的安装目录内，默认为： 1%APPDATA%\baidu\BaiduNetdisk\module\Imag ...

低成本自制（有机）玻璃鼠标垫

What was your mission in Shanghai ?!

Valid_Ready 握手 RISCV的流水线设计需要许多模块共同协作，在外部看来是流水线连续处理指令。对于流水线而言，各阶段也需要模块单独进行处理，处理完毕后交给下一级。各模块之间如何进行交流，从而得知前一级的工作已完成？设计中的valid_ready 协议通过两个信号 valid 和 ready 实现双向握手，确保数据在双方都准备好时才传输： valid 表示 发送端已经准备好 发送数据，数据是有效的； ready 表示 接收端已经准备好 接收数据。 只有当 valid == 1 且 ready == 1 时，数据才真正被“传输”。 握手设计 对于前后级模块，不分主从，但为了方便，将发送Ready的前一级与接受Valid的后一级规定为Master，发送Valid的前一级与接受Ready的后一级定为Slave。 对于流水线模块的状态判断，采用四模式的状态机，包含RUN、IDLE、WAIT、SAVE： RUN：正常运行状态，接收指令并执行。当上游结果可用并且下游流水级可以接收本级结果，则进入此状态； IDLE：空闲状态，等待新的指令输入。如果上游结果不可用或者是下游流水级忙碌， ...

嗨，我是颠佬，这是我的看片神器~

但使龙城飞将在、不教胡马度阴山。

国色牡丹迎君来、踏春寻梦洛阳城。

前言 最近在研究遗传算法优化PID参数的论文。本来想用Python实现的，奈何实在不会。网上有很多MATLAB的代码，学习一下。 自带的字体太虚了，看着不舒服。所有的代码字体我都换成自制的JetBrains Mono Nerd Font Mono + MiSans，高分屏也看的舒服。但不知道为啥，MATLAB中看不到系统已经安装的字体。 解决 找到你系统上安装字体的路径，复制对应的TTF字体文件到MATLAB\sys\java\jre\win64\jre\lib\fonts下即可。